SHUTTLE MPW DE HHGRACE · 90 / 55 / 40 NM
Envíe dos datos. MST responde por correo con el proceso adecuado, la próxima ventana del shuttle y una cotización por escrito.
COPILOTO MPW · IA
Describa su chip. Compare rutas publicadas, consulte ventanas de referencia abiertas y prepare una revisión técnica.
DOS DATOS
Un correo de trabajo y una breve descripción bastan para empezar.
No envíe aquí archivos GDS/OASIS, RTL, netlists, código fuente ni PDK.
DESPUÉS DE ENVIAR
En esta página no se cobra nada. El precio y la ventana del shuttle se fijan en la cotización por escrito.
Volver al formularioQUÉ RECIBE
No hay lista de precios pública. Cada proyecto MPW se cotiza de forma individual y por escrito antes del pago.
Las fechas de tape-out siguen el calendario de shuttles de esta página; el plazo de entrega de sus dados se indica en la cotización.
FAMILIAS DE PROCESO DE HUA HONG
Según el informe anual 2025 de Hua Hong Semiconductor. El encaje con su diseño se confirma en la cotización.
En producción en serie estable. El encaje depende de los dispositivos de tensión y de la fiabilidad requerida.
eFlash de 55 nm en producción en volumen; eFlash de 40 nm a medida en preproducción desde 2025.
El proceso ULP de 40 nm está en producción en serie para IoT y wearables; los procesos de especialidad de 55/40 nm y RF CMOS siguen en producción estable.
Las opciones de dispositivo, las macros de memoria y el encapsulado/prueba deciden el encaje, no solo el nodo.
TRES PREGUNTAS
Potencia/analógico, memoria embebida y lógica usan procesos distintos.
Concepto, esquemático, layout o GDSII listo para tape-out.
Die desnudo, muestras encapsuladas o piezas probadas.
SHUTTLE MPW DE HHGrace
Meses previstos por nodo.
| Nodo | Familia de proceso | Uso típico | Meses |
|---|---|---|---|
| 90nm | BCD de bajo consumo | Ruta BCD de nodo maduro para requisitos de tensión mixta y control integrado. | enePasadojunPasadooctPrevisto |
| 90nm | eFlash integrada | Ruta de memoria integrada de bajo consumo para control y aplicaciones especializadas. | febPasadojulPasadonovPrevisto |
| 55nm | SiGe BiCMOS de alta velocidad | Ruta especializada de señal mixta para requisitos de alta velocidad y RF. | junPasado |
| 55nm | BCD de bajo consumo | Ruta de planificación para requisitos cualificados de gestión de potencia y tensión mixta. | abrPasadonovPrevisto |
| 55nm | Lógica / eFlash integrada | Ruta de planificación de lógica y memoria integrada para proyectos cualificados. | marPasadojunPasadosepPasadodicPrevisto |
| 40nm | Lógica / eFlash integrada | Ruta de planificación de lógica de bajo consumo y memoria integrada para proyectos cualificados. | enePasadomayPasadosepPasado |
PREGUNTAS FRECUENTES
Envíe el formulario de dos campos de esta página. MST responde por correo con el proceso adecuado, la ventana del shuttle y una cotización por escrito.
El informe anual 2025 de Hua Hong enumera memoria no volátil embebida e independiente, discretos de potencia, analógico y gestión de energía, y lógica y RF. Cuál encaja con su diseño se confirma en la cotización.
No automáticamente. El acceso al PDK, el slot y la capacidad dependen del diseño y se confirman en la cotización.
Función del chip, nodo objetivo si lo conoce, etapa del diseño, plazo, área aproximada del die y si necesita die desnudo, encapsulado o prueba. No envíe archivos GDS, RTL, netlists ni PDK.
COREA DEL SUR · EN INGLÉS
Encaje de proceso, PDK/NDA, preparación de GDSII y encapsulado/prueba para equipos fabless, startups y centros de investigación de Corea del Sur.
MÁS SERVICIOS
GUÍAS
