Servicios de diseño e ingeniería
Diseño de chips, layout, DRC/LVS, planificación de encapsulado y prueba, integración SECS/GEM e ingeniería de prototipos.
Qué enviar
Envíe un resumen breve y no confidencial: arquitectura, etapa, nodo o encapsulado, y qué necesita decidir.
Objetivos, límites y aplicación bastan para una primera respuesta.
Respondemos con precio, stock y plazo.
Servicios relacionados
Todos los servicios →Encapsulado, corte y prueba
packaging-test-rfqConvierta obleas prototipo en muestras útiles: corte, manejo de die desnudo, encapsulados QFN/BGA/WLCSP, cerámicos o de cavidad abierta, prueba en oblea, prueba tras encapsulado, zócalos y load boards, y envío de muestras. Indique el encapsulado, el tamaño del die y el número de muestras para cotizar.
Precio según cotizaciónDiseño y layout de chips
chip-design-layout-rfqApoyo de diseño antes o después de un MPW: bloques analógicos y de señal mixta, front-ends RF y de sensores, tareas RTL-to-GDS acotadas, limpieza de layout, DRC/LVS y comprobación previa al tapeout. Empiece con objetivos, tipo de bloque, nodo y plazos; los archivos de diseño se comparten solo tras un NDA.
Precio según cotizaciónEnvío de prototipos y re-spin
prototype-logistics-respinDespués del primer silicio: envío de muestras y documentos de exportación, manejo de obleas y muestras, planificación del re-spin, pequeños lotes de ingeniería y el paso al siguiente MPW o a un volumen piloto. Indique etapa, destino y plazos para cotizar.
Precio según cotización